[00981804]E1接口Ipcore设计
联系人：
所在地：
- 服务承诺
- 产权明晰
-
资料保密
对所交付的所有资料进行保密
- 如实描述
登录后向技术服务商咨询
发布技术需求
服务免费，交易还可领红包哦
技术详细介绍
IP (Intellectual Property) core设计是FPGA设计或ASIC设计中完成特定功能模块的独立宏模块，如strongARMcore等；既可以独立使用，也可以与其他IPcore协同工作。该项目采用国际流行的硬件描述语言(VerilogHDL )描述电路和算法，通过EDA软件仿真、综合，下载到FPGA实现，也可以进行ASIC流片。广泛应用在接口协议转换、多路分接复接、嵌入式系统、ASIC流片。(专利号：03116491.9)。主要功能及技术指标如下：01、线路信号传输速率2.048Mbps；02、线路码编解码(HDB3编解码)；03、位同步(数字锁相环)；04、帧同步信号检测，帧同步(帧同步机状态机)；05、E1帧组帧，解帧；06、数据时隙插入，提取选择；07、同步码，信令插入；08、运行最高速率：Clock＝85MHz；09、最大同步建立时间：Tp=15.625uS；10、锁相环跟踪带宽(最大)：Bt=256kHz；11、平均同步时间：Ts=8.5h；12、平均失帧误码率：Tl=5×10-9。