[01920013]高速 RS 编译码器的设计与硬件实现技术
联系人：
所在地：
- 服务承诺
- 产权明晰
-
资料保密
对所交付的所有资料进行保密
- 如实描述
登录后向技术服务商咨询
发布技术需求
服务免费，交易还可领红包哦
技术详细介绍
项目 1. 56G PAM4 芯片的前向纠错码（FEC）设计开发
针对 IEEE802.3 标准中的（544 ，514）RS 码，开发超高速 RS 编译码器，速率达到几十到几百 Gb ps。
项目 2. 面向单通道 224G b ps 速率的高性能 FEC 纠错技术项目
当前现有单通道 SerDes 速率已经提升到 112Gb ps ，采用的 FEC 技术为 RS(544,514) ， 当未来速率提升至 224G b ps 时，现有 FEC 技 术面临性能不足的技术风险。本项目从信息论出发，探索以太领域单 通道 224G b ps 场景高性能 FEC 算法架构和技术演进方向，突破现有 FEC 算法性能瓶颈并实现关键技术预埋，构筑技术壁垒、成为业界技 术标杆。
（三） 关键技术
1. 基于 BM 算法和 WB 算法新型 RS 译码算法
2. 融合 FFT 算法的 RS 编译码算法
3. 新型编译码器实现架构