[01764515]节能型数字集成电路设计关键技术

节能型数字集成电路设计贯穿于从系统级、算法(行为)级、结构级、逻辑电路级直到器件/工艺级的整个数字系统设计流程。该项目针对其中电路结构设计、电路设计过程优化和新型数字器件设计等关键环节开展研究，主要内容包括低功耗单元电路设计、低功耗设计优化以及新型数字器件应用开发。具体如下：1)新型能量恢复型低功耗逻辑电路设计关键技术。通过改变电路结构，将NMOS电路模块和交叉存储型结构相结合，提出钟控传输门绝热逻辑电路设计技术，实现对电路输出负载赋值和能量回收，并进一步设计了绝热加/减法器、进制可变/可逆计数器、定时器、乘法器、除法电路、4-2压缩器、比较器、FIFO电路、存储器、异或/同或电路、动态D触发器等新型绝热单元电路。与相关文献比较，所设计电路节能效果明显，能耗节省率达60%-90%。申请发明专利3项，已获授权1项。2)利用智能优化算法的固定极性RM电路优化关键技术。通过搜索电路功耗、面积和延时等的最佳极性实现电路设计过程优化，提出固定极性XOR/AND和XNOR/OR电路的极性转换及其改进技术、功耗和面积估算技术、多输入XOR和XNOR门分解技术、不同规模固定极性RM电路的最佳极性搜索技术、多最佳极性电路和多输出电路功耗和面积综合优化等技术。与相关文献比较，经优化的电路功耗和面积明显降低，功耗节省率达44.2%-68.4%，面积节省率达14.1%-34.2%。申请发明专利3项，已获授权1项。3)新型数字器件-神经MOS管的应用开发关键技术。通过神经MOS管特性研究，利用神经MOS管具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性，结合二值逻辑编码，设计了基于神经MOS管的D/A和A/D转换器、反相器、JK触发器、双边沿D触发器、计数器等新型数字器件，且其设计方法简单、无需改变电路结构，只需增加二值D触发器和源极跟随器的输入栅，就可以实现不同基数的多值功能电路以及多位基本功能电路的级联结构。克服了神经元MOS门电路驱动能力弱、难以级联的缺点，确保其在数字集成电路中的应用。申请发明专利4项，已获授权3项(含美国发明专利2项)。通过该项目研究，申请发明专利10项，已获授权5项；发表学术论文39篇，其中SCI、EI等收录20篇；已培养博士研究生2人，硕士研究生6人，培育青年教师3人。该项目在全绝热单元电路和钟控信号实现、电路极性优化以及神经元MOS电路应用等关键技术方面取得了创新性成果，有力推动数字集成电路产业和信息产业链的发展。