技术详细介绍
针对于当前处理器中运算器存在运算时间长、结构复杂、硬件开销大，不利于位数扩展、并行运算性提高和指令流水线运行等，本发明提出了一种新颖的设计架构，根本解决了这些问题。
本发明选用集成开关电路，根据二进制数内在机理，通过结构性设计不仅解决了多个多位二进制数在相加时的不同权值位多个数相加延时不等问题，还解决了不同位数间进位同步问题。
本发明具有如下特点：
（1） 本发明可实现2个多位数并行同步相加，也可以实现多个多位数的并行同步相加，可以被用于多数相减、相与、相或，及两数相乘等很多种有符号数和无符号数的算术运算和逻辑运算电路的设计中；
（2） 本发明对于 m个n位二进制数并行同步加法器仅占用固定的3个基本门电路时间，在不考虑完备性设计情况下其硬件开销约为n （2m2+9m/2）个开关，在完成不同位数乘法运算时也只需要固定的3个基本门电路时间。
（3） 本发明易于位数和个数的扩展，如16个64位数并行同步相加可扩展到64个128位数并行同步相加，甚至扩展到更多数和位的并行同步相加。