技术详细介绍
本实用新型涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构2位乘法器仅由5个阈值逻辑门，1个反相器和1个异或门构成，共消耗7个PMOS管，7个NMOS管和6个SET。整个电路的平均功耗仅为46nW。与基于布尔逻辑的CMOS乘法器相比，管子数目大大减少，功耗显著降低,电路结构得到了进一步的简化，有利于节省芯片的面积，提高电路的集成度，有望在微处理器、数字信号处理器和图像引擎中有得到广泛的应用。
本实用新型涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构2位乘法器仅由5个阈值逻辑门，1个反相器和1个异或门构成，共消耗7个PMOS管，7个NMOS管和6个SET。整个电路的平均功耗仅为46nW。与基于布尔逻辑的CMOS乘法器相比，管子数目大大减少，功耗显著降低,电路结构得到了进一步的简化，有利于节省芯片的面积，提高电路的集成度，有望在微处理器、数字信号处理器和图像引擎中有得到广泛的应用。