技术详细介绍
异质结是半导体器件的重要组成部分,科学家对此进行了大量的研究,硅基CdS异质结是其中重要的一个研究方向。随着社会经济的发展,为实现不同的功能和需求,对半导体器件的尺寸提出了更高的要求。科学家采用各种手段来减小异质结的尺寸,例如利用纳米技术在单晶硅、多晶硅和多孔硅衬底上沉积CdS纳米薄膜、纳米颗粒等制备硅基CdS异质结。然而,目前单晶硅、多晶硅和多孔硅衬底由于技术原因,所制备的异质结的厚度还是不能满足特殊的需要。如果用薄膜硅替代单晶硅、多晶硅和多孔硅衬底,就可以将硅基CdS异质结的厚度大大降低,并且有利于器件的集成。硅薄膜通常利用等离子体增强化学气相沉积、快速退火晶化、固相晶化、准分子激光晶化、金属诱导晶化等方法获得,但是,这些方法中不是温度太高对衬底要求过高,就是对制备的参数要求太高,从而大大提高了器件的成本,不利于产业化。 如果可以在较低温度下、低成本地制备高质量的硅薄膜,在微电子器件的制备领域一定具有潜在的应用。 本发明就是针对上面提到的问题,利用射频磁控溅射技术在ITO薄膜上依次制备硅薄膜和CdS薄膜,从而构建CdS/Si纳米薄膜异质结。此方法能高效地控制Si和CdS薄膜的厚度、调控CdS/Si异质结的界面,有效地降低了硅基CdS/Si异质结的尺寸。本方法制作工艺简单、所需仪器设备价值低廉、材料消耗低,可以在低温下进行,大大降低了异质结的生产成本;并且,可以有效地调控异质结各组份的结构和尺寸。
异质结是半导体器件的重要组成部分,科学家对此进行了大量的研究,硅基CdS异质结是其中重要的一个研究方向。随着社会经济的发展,为实现不同的功能和需求,对半导体器件的尺寸提出了更高的要求。科学家采用各种手段来减小异质结的尺寸,例如利用纳米技术在单晶硅、多晶硅和多孔硅衬底上沉积CdS纳米薄膜、纳米颗粒等制备硅基CdS异质结。然而,目前单晶硅、多晶硅和多孔硅衬底由于技术原因,所制备的异质结的厚度还是不能满足特殊的需要。如果用薄膜硅替代单晶硅、多晶硅和多孔硅衬底,就可以将硅基CdS异质结的厚度大大降低,并且有利于器件的集成。硅薄膜通常利用等离子体增强化学气相沉积、快速退火晶化、固相晶化、准分子激光晶化、金属诱导晶化等方法获得,但是,这些方法中不是温度太高对衬底要求过高,就是对制备的参数要求太高,从而大大提高了器件的成本,不利于产业化。 如果可以在较低温度下、低成本地制备高质量的硅薄膜,在微电子器件的制备领域一定具有潜在的应用。 本发明就是针对上面提到的问题,利用射频磁控溅射技术在ITO薄膜上依次制备硅薄膜和CdS薄膜,从而构建CdS/Si纳米薄膜异质结。此方法能高效地控制Si和CdS薄膜的厚度、调控CdS/Si异质结的界面,有效地降低了硅基CdS/Si异质结的尺寸。本方法制作工艺简单、所需仪器设备价值低廉、材料消耗低,可以在低温下进行,大大降低了异质结的生产成本;并且,可以有效地调控异质结各组份的结构和尺寸。